ζ

DIALOG(R)File 352:Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

010109250 **Image available** WPI Acc No: 1995-010503/199502

XRPX Acc No: N95-008504

Liquid crystal display device used in image display systems - uses structure of TFT display with prescribed density of doping of LDd domain

Patent Assignee: TOSHIBA KK (TOKE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 6296021 A 19941021 JP 9380457 A 19930407 199502 B

Priority Applications (No Type Date): JP 9380457 A 19930407

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 6296021 A 5 H01L-029/784

Abstract (Basic): JP 6296021 A

The LCD is formed on a transparent substrate. In a demarcated area for pixels, the display pixels are formed in the form of a matrix. The pixel includes a drive circuit made as TFT and analog switch.

The TFT is designed as LDD structure with doping density level less than 1.4×10 to power (17).

ADVANTAGE - Reduces resistance of LDD region. Controls leakage current, thereby increasing clarity of display. Improves device reliability and speed of response.

Dwg.1/4

Title Terms: LIQUID; CRYSTAL; DISPLAY; DEVICE; IMAGE; DISPLAY; SYSTEM; STRUCTURE; TFT; DISPLAY; PRESCRIBED; DENSITY; DOPE; LDD; DOMAIN

Derwent Class: P81; P85; U12; U14

International Patent Class (Main): H01L-029/784

International Patent Class (Additional): G02F-001/136; G09G-003/36

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

04624121 **Image available** LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

06-296021 [JP 6296021 A]

PUBLISHED:

October 21, 1994 (19941021)

INVENTOR(s): NAKAZONO TAKUSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

05-080457 [JP 9380457]

FILED:

April 07, 1993 (19930407)

INTL CLASS:

[5] H01L-029/784; G02F-001/136; G09G-003/36

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: , Section No. FFFFFF, Vol. 94, No. 10, Pg. FFFFFF,

FF, FFFF (FFFFFFF)

ABSTRACT

PURPOSE: To provide a liquid crystal display of low leakage current and good image quality by using a thin-film transistors having an LDD structure in which the doping concentration is set below a specified value.

CONSTITUTION: An active layer 1f of polycrystalline silicon is formed on the surface of a transparent substrate 1a and a thermal oxide film 1g is formed by patterning the polycrystalline silicon film 1f. A gate electrode is formed in a prescribed region of the surface of this thermal oxide film 1g and the region of the polycrystalline silicon layer 1f corresponding to the peripheral part of the gate electrode is made selectively an impurity region 1f(sub 1) of low concentration of 1.4X10(sup 17)/cm(sup 3) or below and a region outside this region is made selectively a source region 1f(sub a drain region 1f(sub 3) wherein impurities are of high concentration. Thereafter a contact hole 1j is provided on the surface of a first insulation layer 1i and a wiring connecting to the source region 1f(sub 2) is formed. Then, a contact hole 1m piercing a second insulation layer 11, the first insulation layer 1i and the thermal oxide film 1g is provided and a transparent electrode 1n is formed.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-296021

(43)公開日 平成6年(1994)10月21日


(51) Int. CI. 5 HO1L 29/784	識別記号		FI						
G02F 1/136 G09G 3/36	500	9119-2K							
		8621-5G		311 S					
		9056-4M	H01L 29/78						
			審査請求	未請求	請求項の	数1	OL	(全6頁)	
(21)出願番号	特顧平5-80457		(71)出顧人						
4				株式会社		~ ı= ı.		t.t.	
(22) 出願日	平成5年(1993)4	(00) 504 500 44		川崎市幸	区堀川	町72番	地		
			(72)発明者						
								8番地 株	
			(2.1) (3.2)		芝横浜事		9		
			(74)代理人	并理士	須山 佐				
•									

(54) 【発明の名称】液晶表示装置

(57)【要約】

【目的】 駆動回路のうち表示画素への書き込みスイッ チング素子を成す TFTをLDD構造化し、 LDD構造の不純 物濃度を適性に制御・設定することにより、常に良好な 画質の表示が可能な液晶表示装置の提供を目的とする。

【構成】 表示機能を有する画素部、および前記画素部 を駆動する駆動回路部を少くとも具備し、かつ前記駆動 回路部のうち各画素への書き込み用アナログスイッチ が、多結晶SIを活性層とする薄膜トランジスタで形成さ れて成る液晶表示装置において、前記薄膜トランジスタ (TFT)を LDD構造とするとともに、 LDD領域のドーピン グ濃度を 1.4×1017/cm3 以下に設定したことを特徴と する。



(2)

特開平6-296021

2

【特許請求の範囲】

【請求項1】 表示機能を有する画素部、および前記画素部を駆動する駆動回路部を少くとも具備し、かつ前記駆動回路部のうち各画素への書き込み用アナログスイッチが、多結晶Siを活性層とする薄膜トランジスタで形成されて成る液晶表示装置において、

前記薄膜トランジスタを LDD構造とするとともに、 LDD 領域のドーピング濃度を 1.4×10''/cm' 以下に設定したことを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置に係り、特に多結晶Si薄膜トランジスタをアナログスイッチとして 駆動回路部に備えて成る液晶表示装置に関する。

[0002]

【従来の技術】液晶表示装置の高速化や高品位化の実現を目指して、表示画素ごとのスイッチング素子、および駆動回路における各画素への書き込み用アナログスイッチ素子として、多結晶Si(以下、p-Siと略称)を活性層として成る薄膜トランジスタ(以下、p-Si TFTと略称)が応用されている。

【0003】ところで、前記 TFTを液晶表示装置に応用 する場合、表示画案中で液晶への電圧印加用の画案部『 FTと、この画素部 TFTを駆動する駆動回路部のトランジ スタとして使用される。そして、この駆動回路は、画素 部の TFTをON/OFFするためのデジタル動作部分と、ビデ オ信号を転送するアナログ動作部分とに分けられ、さら にアナログ動作の最終段には、瞬時に画素部へ所要の電 荷を転送するため、大電流を流し得るアナログスイッチ が設定されている。つまり、画素部は、各表示画素をON 30 /OFFするためのスイッチング TFT、および転送された電 荷を保持する画素容量を備えており、前記スイッチング TFTのON状態で画案容量に電流を流し込み、その電位を 上昇させる必要があるため、大電流を流し得る構成を成 している。なお、この場合、表示画素間での配線に浮遊 容量が乗っているので、この浮遊容量の電位を上昇させ ながら電流を流し込むことになり、通常我々の構造のア ナログスイッチについては3.5kΩ程度のON抵抗が要求さ れる。一方、前記スイッチング TFTの OFF状態で、電荷 の保持状態が悪いと(ドレインーリーク電流の発生な ど)、電荷の流れ出しにより表示画素の保持特性が劣化 するため、高品質な画像表示を成し得なくなる。つま り、画素部の TFTの場合と同様に、ドレイン・リーク館 流が表示画像の品位に悪影響を及ぼすので、ドレイン・ リーク電流の低減が望まれている。

【0004】そして、前記ドレイン・リーク電流の発生原因は、次のように説明される。先ず電源電圧が低いとき、つまりゲート電圧、ドレイン電圧が低い場合、ドレインリーク電流は主に熱励起電流が原因である。換言すると、 TFTの活性層を成すP-Si中のSi結合の欠陥のう

ち、特に未結合手から励起が主に起こるので、水素化による欠陥のターミネーションが有効に対策として作用する。次に、電源電圧が高いとき、つまりゲート電圧、ドレイン電圧のいずれかが大きくなるとドレイン接合に強い電場が印加され、バンド間のトンネル電流が流れ出す。このトンネル電流は、欠陥準位を媒介する間接のトンネリーングと非常に電場が強くなった場合の直接のトンネリングの機構がある。いずれにしても、電場が問題であるため、LDDによる電場の緩和が有効な対策となる。このようなリーク電流は、前記アナログスイッチング案子を成す TFT動作の OFF側 (領域) で発生するため、通常のON/OFFのスイッチ機能を十分果たし得ないことを意味し、前記各表示画素に対する電荷(表示データ)の低下、ひいては表示画質に悪影響をもたらしている。

【0005】このアナログスイッチング案子のリーク電流対策として、p-Si中のSi結合の欠陥である未結合手を、水案パッシペーションと呼称される強制的な水案添加でターミネートする手段が知られている。つまり、強制的に添加した水素は、p-Si中のSi未結合手のターミネターとして働き、前記Si結合の欠陥に捕獲されていたキャリアーが放出され、未結合手が欠陥としての作用を消失する。このため、ドレイン・リーク電流の低減、特にゲート電圧(V。)が小さい場合のリーク電流の低減に効果があるとともに、しきい値電圧の低下、ホール移動度の向上、電流駆動能力の向上などの効果を併せてもたらす。

【0006】さらに、リーク電流を低減するため、前記水素化とともに、アナログスイッチング素子を成す TFT を LDD構造(Lightly Doped Drain) 化し、ドレイン・チャンネル間の電界(電場)を緩和させることも試みられている。つまり、 TFTの接合部にかかる最大電場は、接合部の電荷の平方根に比例するため、いわゆる MOS構造の場合と同様に、ドレイン・チャンネル接合部に低電荷層を形成することによって、接合部に印加される最大電場を減少させ、もって OFF状態でのドレイン接合に発生する電場集中を防止し、異常発生するリーク電流の低減を図る試みもなされている。

[0007]

40 【発明が解決しようとする課題】しかし、上記のごとく リーク電流の低減化を図った TFTをアナログスイッチン グ素子として駆動回路に備えた液晶表示装置の場合に は、実用上次のような不都合が認められる。すなわち、 前記 TFTの LDD構造 (チャンネルとソース/ドレイン間 に低濃度領域を形成)により、 OFF領域でのリーク電流 をある程度低減し得るが、一方、ON状態では抵抗として 作用するので、ON電流の減少を招来する。そして、この アナログスイッチング素子におけるON電流の減少は、各 表示画素に十分な画像信号の転送を困難化し易く、特に 50 ビデオ信号を画素に転送する際、致命的な欠陥をなす。 (3)

特開平6-296021

【0008】本発明はこのような問題を解決するために なされたもので、駆動回路のうち画素への書き込みスイ ッチング案子を成す TFTを LDD構造にし、 LDD構造の不 純物濃度を適性に制御・設定することにより、常に良好 な画質の表示が可能な液晶表示装置の提供を目的とす る。

[0009]

【課題を解決するための手段】本発明の液晶表示装置 は、表示機能を有する画素部、および前記画素部を駆動 する駆動回路部を少くとも具備し、かつ前記駆動回路部 10 のうち各画素への書き込み用アナログスイッチが、多結 晶Siを活性層とする薄膜トランジスタで形成されて成る 液晶表示装置において、前記薄膜トランジスタ (TFT)を LDD構造とするとともに、 LDD領域のドーピング濃度を 1.4×10' 1/cm1 以下に設定したことを特徴とする。

[0010] 本発明に係る液晶表示装置は、駆動回路部 のうち各面素への書き込み用アナログスイッチとして機 能するTFT)を LDD構造にし、かつ LDD領域のドーピング 濃度を 1.4×10' 1/cm 以下に設定して、ON電流低減の 回避ないし悪影響の抑制を骨子としたものであり、画素 20 部の各画素電極のスイッチングや駆動回路のアナログス イッチ素子以外に、 LDD構造にした TFTを使用する場合 にも、適用し得る。

[0011]

【作用】上記したように、 LDD構造にした TFTにおいて は、前記 LDD構造 (領域) がON電流に対して抵抗として 作用するが、 LDD構造 (領域) に所要の不純物を所定濃 度範囲にドーピングしたことにより、 LDD構造 (領域) の抵抗も低減されている。このため、アナログスイッチ を成す LDD構造の TFTのON電流は、 TFTのチャンネル抵 30 抗が支配的となる。つまり、駆動回路部の各表示画素へ の書き込み用アナログスイッチ (LDD構造にした TFT) のON電流は、そのチャンネル抵抗によってのみ決められ ることになるため、 LDD構造化によるリーク電流の低減 効果、画質のアップを確実かつ容易に達成し得ることが 可能となる。

[0012]

【実施例】以下図1~図4を参照して本発明の実施例を 説明する。

【0013】図1は本発明に係る液晶表示装置の一構成 40 例の要部を一部切欠して示す斜視図、図2は本発明に係 る液晶表示装置で用いた薄膜トランジスタアレイ基板の 一構成例の要部を示す斜視図、図3は本発明に係る液晶 表示装置が具備する LDD構造TFTの要部を示す断面図で ある。

【0014】本発明に係る液晶表示装置は、p-Si TFT を含む表示画案から成る画案部、およびこの画案部を駆 動する駆動回路部を一主面に一体的に配置・形成した薄 膜トランジスタアレイ基板1と、前記画素部の画素電極 れら薄膜トランジスタアレイ基板1および対向基板2を 主面同士が所定の間隙をおいて対向・配置され、かつし 両基板1、2の周囲を液密に封止した封止材3と、前記 薄膜トランジスタアレイ基板1および対向基板2とが形 成し、かつ封止材3で封止された間隙・領域に封入・挟 持された液晶組成物4とを具備した構成を成している (図1)。ここで、5は表示部(画案部)に対応した領 域が窓開けされた支持板、6aは薄膜トランジスタアレイ 基板1の端縁部に配置された外部接続端子部、6bは支持

板に配置された外装アッセンブリである。

【0015】なお、図2は前記液晶表示装置の構成に用 いた薄膜トランジスタアレイ基板1を斜視的に示したも ので、たとえば石英板を透明基板laとし、所定の領域面 にp-Si TFTを含む表示画素1bから成る画素部, この画 素部1cを駆動するアドレス側駆動回路1d、および信号側 駆動回路1eが一体的に配置・形成されている。そして、 前記画素部1cを駆動するアドレス側駆動回路1dは、順次 信号を転送するシフトレジスタld, 、転送されてくる信 号電流を増幅し、かつ各表示画素lbのゲートをONするバ ッファld, とで構成されている。また、画素部lcを駆動 する信号側駆動回路leは、同じく順次信号を転送するシ フトレジスタle,,この転送される信号を受けてONする 書き込み用アナログスイッチ素子le, (LDD構造の TF T) 群とで構成されている。そして、このアナログスイ ッチ素子le, から、たとえばピデオ信号がアドレス側駆 動回路1dでONになっている各表示画案1bへ流れ込み、そ の表示画素lbがビデオ信号に対応した明るさを呈する構 成と成っている。

【0016】この実施例で用いた薄膜トランジスタアレ イ基板1は、次のようにして製造し得る。図3はこの液 晶表示装置が具備する LDD構造 TFTの要部を示すもの で、先ず石英基板la面上に、Si, H 』ガスからアモルフ ァスシリコンを成膜し、その後、約 600℃でアニールを 行い固相成長させ、p-Si (多結晶シリコン) から成る 活性層1[を100nm を形成した。次いで、前記形成したp -Si膜1[をパターニングしてから、たとえば 900℃で厚 さ約70mmの熱酸化膜1gを形成し、この熱酸化膜1g面の所 定領域にp-Siから成るゲート電極Ihを形成する。ま た、前記ゲート電極lhの周辺部の内側 2μm に相当する p-Si活性層11の領域を選択的に、たとえば1.4×10¹¹ /cm² 以下の低濃度不純物領域lf。, その外側領域を不 純物が高濃度なソース領域!「, およびドレイン領域!「, とする。その後、第1の絶縁層liを形成し、この第1の 絶縁層1iおよび熱酸化膜Igを貫通してソース領域1f, に 到達するコンタクトホール门を設けてから、前記ソース 領域1f, に一端が接続する配線1kを第1の絶縁層1i面上 に形成する。さらに、前記配線1kした絶縁層1jを被覆す る第2の絶縁層11を形成し、この第2の絶縁層11、第1 の絶縁層liおよび熱酸化膜lgを貫通してドレイン領域lf に対向する共通対向電極が配設された対向基板2と、こ 50 ; に到達するコンタクトホールImを設けてから、前記ド (4)

特開平6-296021

5

レイン領域If、に一端が接続する透明電極Inを形成する。その後、前記透明電極In形成面上に、たとえばポリイミド樹脂層を保護層として設け、配向加工など施すことによって、所要のアナログスイッチ素子Ie、を具備した薄膜トランジスタアレイ基板1が得られる。

【0017】上記構成の薄膜トランジスタアレイ基板1 について、具備するアナログスイッチ素子le, の特性を 評価したところ、表示画素に対する所要の信号電流を十 分確保し得るばかりでなく、 OFF側でのリーク電流も比 較的抑制され易い傾向が認められた。たとえば、前記 10 DD構造の TFTにおいて、 LDD構造 (領域) を形成する段 階で、幅/長さ=10/10の TFTを 100個並べて、 LDD構 造(領域)への電荷打ち込み量を 8×10''/cm' に設定 した場合(活性層11への打ち込み量はほぼ35%程度とな る)、そのアナログスイッチ素子le,のトランスファー 特性は、ゲート電圧に対するドレイン電流 ((図4(a) 曲線A~D)が、前記構成を採らない TFT (非 LDD構造 TFT) の場合 (図4 (b) 曲線 a~c) に比較してリーク 電流が OFF側で大幅に抑制・低減されている。なお、図 4 (a)には、アナログスイッチ素子le,のゲート電圧に 20 対するゲート電流の関係を曲線A、~D、にて併せて示 す。ここで曲線A~Dおよび曲線A,~D,は、ドレイ ン電圧が 0.05V、 5.05V, 10.05V, 15.05Vの場合を、曲 線 a ~ c はドレイン電圧が 0.05V, 5.05V, 10.05Vの場 合をそれぞれ示す。

【0018】また、前記構成の液晶表示装置において、 駆動回路を介してビデオ信号を画素部に転送し、画像表示を評価したところ、ON電流の不十分さやリーク電流に 伴う表示画質の低下などが、全面的に解消(回避)された表示機能を有することが確認された。

【0019】なお、本発明は上記例示した構成に限定されるものでなく、本発明の要旨を逸脱しない範囲で、変形を採り得る。

[0020]

【発明の効果】以上の説明で明らかなように、本発明によれば、アナログスイッチング素子として機能する LDD 構造の TFTにおいて、従来ON電流に対して抵抗として作

用していた LDD構造 (領域) に、所要の不純物を所定濃度範囲ドーピングして、 LDD構造 (領域) の抵抗を低減させている。このため、アナログスイッチを成す LDD構造の TFTの0N電流は、 TFTのチャンネル抵抗が支配的となり、駆動回路部の各表示画素への書き込み用アナログスイッチ (LDD構造化した TFT) のON電流は、そのチャンネル抵抗によって決められることになるため、 LDD構造化によるリーク電流の低減効果、 回質のアップを確実かつ容易に達成し得ることが可能となる。 つまり、 pーSi TFTを用いた信頼性の高い液晶表示装置の提供が可能となる。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置の要部構成例の一部を切欠した状態を示す斜視図。

【図2】本発明に係る液晶表示装置の構成に用いる多結 晶薄膜トランジスタアレイ基板の構成例を示す斜視図。

【図3】本発明に係る液晶表示装置の構成に用いる多結 晶薄膜トランジスタアレイ基板の一部を拡大して示す断 面図。


【図4】(a)は本発明に係る液晶表示装置の構成に用いる多結晶薄膜トランジスタアレイ基板が具備するアナログスイッチング素子を成す LDD構造の TFTのトランスファー特性図、(b)は従来のアナログスイッチング素子を成す非 LDD構造の TFTのトランスファー特性図。

【符号の説明】


1 … TFTアレイ基板 la…透明基板 1b…表示画素 lc…画素部 ld…アドレス側駆動回路部 …シフトトランジスタ 1d: …パッファ 1e…信号側駆動回路部 le, …シフトトランジスタ le, …アナログスイッチ 1[…p-Si活性層 · …ドーピング領域(低濃度) 1f. …ソース領域 11、…ドレイン領域 1g…熱酸化膜 lg, …ゲー lh…ゲート電極 ト絶縁膜 li…第1の絶縁層 **Ii…コンタクトホール** .lk…配線層 11…第2の絶縁層 lm…コンタクトホール ln…透 明電極層 3…封止材 2 …対向基板 4…液晶 組成物 5…支持板 (PC板)

(5)


特開平6-296021



【図2】



[図3]



(6)

特開平6-296021

[図4]

